Paměti - Synchronní obvody

Synchronní obvody

Jsou ovládané extra clockem (CLK), který určuje kdy obvod pracuje. Příkladné obvody jsou:

  • SR-flip-flop
  • T-flip-flop
  • D-flip-flop

V následující kapitole se podíváme na D-flip-flop, jelikož je nejzajímavější.

Jak synchronizovat obvod? (Rising/Falling edge detektor)

Vytvoření Rising/Falling edge detektoru viz. obrázek

Rising edge detektor (pomocí NOT delaye)

U falling edge detektoru jen prohodíme NAND gatu za AND gatu.

D (Data) Flip Flop

Pravdivostní tabulka

ClockD\(Q_{next}\)
Rising edge00
Rising edge11
Non-risingXQ

D flip-flop jde vytvořit mnoha způsoby. Ukážeme si dva, a to klasickou variantu a master-slave variantu.

Klasická varianta

Můžeme vystavět pomocí 6 NAND gate.

Můžeme přidat 2 vstupy a to na set a reset. Stačí nám jen NAND gaty předělat na 3 vstupové.

Master-slave-edge-triggered D-flip-flop

Vytvoříme ho pomocí 2 gated D latch. Pozor, aktivuje se na Falling edge.

Implementace pro Rising edge

Shift Register

Shift register je jeden z nejčastějších pamětí. Je tvořen z několika D flip-flopů a můžeme do něj uložit několika bitové vstupy. Zde je příklad 4 bitového shift registru.

Při každém clocku se načte bit a uloží se do prvního flip-flopu, každý další bit se posune o jedno k výstupu, poslední bit se zahodí.

Bonusové materiály